D:\Lavori\<anno scolastico>\<classe>\<cognome>\<nome progetto>
Per i nomi usare la convenzione Ungherese o la convenzione Cammello, da rispettare poi per tutto il progetto
In ogni progetto deve essere presente una cartella src contente i seguenti file:
<nome entity>_sl.png -- schema logico
<nome entity>.vhdl -- codice vhdl
<nome entity>_tb.vhdl -- codice test bench vhdl
<nome entity>_tb.png -- cattura della schermata di simulazione
<nome progetto>_<nome scheda fpga>.ucf -- file ucf del progetto
Deve esserci perfetta corrispondenza tra:
il nome del file vhdl e il nome usato per definire la entity
i nomi scelti nello schema logico degli ingressi, uscite e segnali interni con i nomi presenti nel file vhdl
-----------------------------------
Codice vhdl va commentato e allegato alla relazione in formato pdf, stampare da ise, vivado o notepad++
La relazione va consegnata in formato pdf
-----------------------------------
Come verranno valutati i lavori:
[1 punto] - Rispetto delle convenzioni di scrittura: cartella src, nomi file, relazione in formato pdf
Per ogni blocco logico
[1 punto] - Descrizione del blocco che intendiamo realizzare, Schema logico, tabelle di verità
[1 punto] - Codice VHDL, corrispondenza tra schema e implementazione vhdl
[1 punto] - Simulazione: criteri, file Test Bench, cattura simulazione, spiegazione risultato ottenuto
[1 punto] - File ucf, Implementazione su scheda FPGA
Nessun commento:
Posta un commento